| Referent: | Jens Harnisch , Infineon |
| Vortragsreihe: | Multicore |
| Zeit: | 06. Dezember 4: 12:35-13:15 |
| Co-Referenten: | Christoph Ficek (Symtavision) |
Dieser Vortrag konzentriert sich auf Echtzeit- und Performance-Probleme bei der Entwicklung von Software für Multicore Architekturen. Zuerst werden einige für Echtzeitanwendungen sinnvolle Architektureigenschaften dargestellt, welche aber nicht immer in Übereinstimmung gebracht werden können mit einem möglichst bequemen Programmieransatz. Dann werden einige Erfahrungen bei der Portierung von Single-Core Software auf Multicore-Architekturen vorgestellt. Eine funktional korrekte Ausführung, daher zum Beispiel ohne Deadlocks und Race Conditions, wird dabei vorausgesetzt. Der Vortrag entwickelt eine iterative Methodik zur Analyse und Lösung von Echtzeit- und Performance-Problemen, basierend auf speziellen Metriken, bis hin zur einer vollen Scheduling Analyse. Ein dedizierter Performance Benchmark, welcher als Teil des iterativen Vorgehens verwendet werden kann, wird ebenfalls vorgestellt.
Der Vortrag setzt korrekte Implementierung der Software voraus (keine Deadlocks und Race Conditions) und konzentriert sich auf Timing und Performance. Auch Zuhörer, welche noch keine Grundlagen in der formalen Vorgehensweise der Scheduling Analyse haben, werden abgeholt. Die vorgeschlagene Methodik ist übertragbar auf verschiedene Architekturen und Anwendungen, auch wenn die Erfahrungen vor allem im Automotive Bereich gesammelt wurden.
-Senior Staff Expert with Infineon’s Automotive Microcontroller division - Graduated from Dresden Technical University in 1995 (EE), received a MBA from Ingolstadt University of Applied Sciences in 2011 - Headed a team for the development of a complete tool chain for a parallel signal processing architecture - Received a best paper award - Acting as trainer for the Infineon Embedded Software training with trainings in Germany, India, Sweden, Italy